Lec 1 数字系统抽象

TL;DR

• 数字抽象核心契约：将连续模拟物理量量化为离散二值，通过静态约束（Static Discipline）保证合法输入必然产生合法输出。
• 四电压阈值与噪声裕量：满足 $V_{OL} < V_{IL} < V_{IH} < V_{OH}$，确保合法输出区间严格包含于下游合法输入区间之内，$NM = \min(V_{IL}-V_{OL}, V_{OH}-V_{IH})$ 决定抗噪上限。
• VTC 曲线与非线性增益：电压传输特性曲线在禁区过渡带的斜率绝对值必须大于 1（$|\text{Gain}| > 1$），唯有具备放大能力的非线性有源器件（MOSFET）才能消除累积噪声并恢复信号。

---

课程定位与处理器设计挑战

这门课的聚焦点是： 设计通用处理器。

通用处理器，意味着设计出能上运行 Py，Java，C 等高级语言的硬件，这是一个挑战，对于执行的任何一个高级语言的特性对于硬件来说，并不敏感。机器码是软件-硬件之间的接口约定

微处理器是构建计算机系统的基本块： 即便你不从事硬件设计，但是理解他们的工作原理对于程序员来说也是很重要的。微处理器是世界上最复杂的数字系统：理解它能够帮助你设计各种各样的硬件。

本课程依赖的工具：minispec， 简化版的 Bluespec SystemVerilog（BSV）。我们用一个高级的编程语言来表达设计，它最终会被编译产生电路描述。

一个观点——即使我们将来在职业生涯中不从事硬件的构建，我们可能仍然会设计一些尖端系统，因此我们需要具备良好的硬件知识。更重要的是，在现代社会中，系统变得越来越专业化。通用处理器的性能改进正在达到极限——如果我们回顾自 80 年代以来处理器的性能，我们已经取得了惊人的的（50000 倍）提升，主要是首先遵循摩尔定律（告诉我们可以在芯片上拥有指数级数量的晶体管），然后是德纳德缩放。但在目前，这种性能改进基本上已经停止，公司现在开始构建定制硬件以满足他们的需求。因此，我们可能需要使用和设计专用硬件，而不仅仅依赖于通用处理器。

MIT 的 TA 设计出的硬件测试结果

本讲导览

• 数字信号系统
• 电压转换特性

数字信号系统

数字信号 vs. 模拟信号

模拟信号系统（Analog）用连续的信号来代表了处理信息，比如电流、电压、温度、压力等等，现实世界就是模拟信号系统。而数字信号系统由离散信号构成，典型的有二进制构成，通过对范围的物理量进行编码（比如电压），它们之间很关键的不同在于数字信号系统可以容忍噪声，这也是为什么数字信号系统可以应用在几乎所有的领域，而模拟信号系统只能在很局限的领域。

数字系统中使用电压

在数字系统中，我们通过电压信号来表示一个比特（0 或 1）。这要求我们建立一种电压编码约定，使系统中的每个组件和导线都能以统一的方式表示数字信息。

第一次尝试：单一阈值法（不可行）。将电压范围一分为二，使用一个阈值电压$V_{TH}$，如果$V \lt V_{TH}$，表示 0，否则表示 1。原因是接近阈值的电压很难精确判断。

第二次尝试：双阈值法（暂时可行）：$V \leq V_L$：表示 0；$V \geq V_H$：表示 1；$V_L < V < V_H$​：禁止区域（forbidden zone），系统在这个范围不要求任何特定行为，可以解释为 0，也可以解释为 1，甚至完全不响应。

假设一个组合逻辑系统： 上游器件发送数字 0，其输出电压略低于阈值$V_L$，则 V 可表示为 0，现在如果电路中出现了微小的噪声干扰，使得嗲呀略微上升（即刚刚超过$V_L$​），下游器件检测到的信号不在满足输入为 0 的条件，由于它处于禁止区域，系统不确定。如何解决这个问题？

Solution: 输出比输入更严格，即“合法输出范围”要比“合法输入范围”更窄，这样即使信号被噪声稍微扰动，仍然处于输入可接受的范围内。我们用裕量（Noise margins）值代表系统可以容忍的最大电气噪声幅度，而不会导致输入输出错误。

信号规范的形式化：四个电压参数

把上面的“输出比输入更严格”落实成具体约定，一个逻辑系列（logic family）需要规定 4 个电压阈值：

参数	含义	角色
$V_{OL}$	Output LOW，输出 0 的电压上界	输出端约定
$V_{OH}$	Output HIGH，输出 1 的电压下界	输出端约定
$V_{IL}$	Input LOW，输入仍被判为 0 的电压上界	输入端约定
$V_{IH}$	Input HIGH，输入仍被判为 1 的电压下界	输入端约定

它们必须满足的大小关系（这是核心、也是最易记错的地方）：

$V_{OL} < V_{IL} < V_{IH} < V_{OH}$

直觉：合法输出区间（$[0,V_{OL}]$ 与 $[V_{OH},V_{DD}]$）被严格地包在合法输入区间（$[0,V_{IL}]$ 与 $[V_{IH},V_{DD}]$）之内。换言之，只要器件输出合法，下游器件输入一定也合法，并且还留有余地。

噪声裕量（Noise Margins）

噪声裕量就是“输出合法值”到“输入判错边界”之间预留的缓冲：

$NM_L = V_{IL} - V_{OL}\qquad NM_H = V_{OH} - V_{IH}$

• 低电平裕量 $NM_L$：上游输出 0（$\le V_{OL}$）后，信号最多可被向上抬高 $NM_L$，下游仍判为 0。
• 高电平裕量 $NM_H$：上游输出 1（$\ge V_{OH}$）后，信号最多可被向下拉低 $NM_H$，下游仍判为 1。
• 噪声免疫度（Noise Immunity）= $\min(NM_L, NM_H)$，即系统整体能容忍的最大噪声幅度——由较弱的一侧决定。设计逻辑系列时通常希望两个裕量尽量相等且尽量大，从而最大化噪声免疫度。

踩坑：选取阈值时若使某一侧裕量为负（例如 $V_{IL} < V_{OL}$），器件就无法作为合法逻辑器件工作；此时该方案应判为无效。

□

可恢复性

相比模拟信号系统，噪声会被积累，而数字信号系统，噪声可以在任何阶段取消。

电压转换特性

电压转换特性（Voltage Transfer Characteristic, VTC）是描述一个逻辑门（如反相器、与门等）的输入电压与输出电压之间关系的曲线。

缓冲器（buffer）：一种组合逻辑器件，输出等于输入（只是延迟一下）。输入电压从 0V 逐步增加到电源电压（比如 3.3V），得到一条黑色曲线，即 VTC。灰色阴影区， 输入合法、输出不合法的区域（forbidden regions），若缓冲器是合法的组合逻辑器件，它的 VTC 不会穿过这些灰色区域。注意的是 VTC 不会告诉你设备多块，它测量的是静态行为，非动态行为。

VTC 两大发现，① VTC 中央的白色区域输入电压不属于合法的数字电平（即落在信号规范的“禁区”内），静态约束（Static Discipline）**只要求“**合法输入 → 合法输出”，对于非法输入，输出可以使任意电压，设备不受限制。

② 中央区域“比宽更高” → 坡度绝对值 > 1 → 有增益（gain），线性元件（电阻、电容、电感）不能产生坡度 > 1 的 VTC，所以，为了实现合法的组合电路，我们必须使用非线性器件（如晶体管）

简而言之，数字系统比模拟系统更能容忍噪声，我们可以通过使用一定的裕量和电压电平来编码电压。

---

核心机制思考与底层洞察

数字抽象之所以能支撑数十亿晶体管级联而不崩溃，其核心不在于二值约定的数学优美，而在于半导体物理层面的非线性饱和负反馈：

1. 禁区过渡带的非线性放大（$|\text{Gain}| > 1$）：
   • 几何上，由于合法输出区间比合法输入区间更紧致（$V_{OL} < V_{IL}$ 且 $V_{IH} < V_{OH}$），导致 VTC 曲线在中间非法禁区必须跨越纵向高度大于横向宽度的过渡带，即局部导数满足 $|\frac{dV_{out}}{dV_{in}}| > 1$。
   • 这意味着器件在阈值翻转点本质上是一个高增益小信号放大器。由热噪声、串扰或压降引起的微弱模拟漂移，在跨越翻转点时会被急剧放大并迅速推离不确定状态。
2. 电源轨钳位与噪声压缩（$|\text{Gain}| \to 0$）：
   • 纯线性网络（如电阻、电容分压网络）的最大电压增益只能为 1，在长级联路径中噪声势必单调线性累积。
   • 具有轨到轨（Rail-to-Rail）供电的非线性 MOSFET 开关，在输出接近 $V_{DD}$ 或 $GND$ 时会进入深截止或线性饱和区，其斜率 $|\frac{dV_{out}}{dV_{in}}| \to 0$。这种极端压缩效应将前级累积的所有亚稳态电压漂移“强行归零”，使每一次逻辑门运算同时完成一次信息再生（Signal Regeneration）。静态约束正是半导体以能耗换取确定性、在热力学熵增世界中构建确定性算力的物理基石。 :::