Archipelago群岛 · 公开课笔记

COURSE · 6.5910

6.5910 复杂数字系统设计

高级硬件设计方法学：采用 Bluespec SystemVerilog (BSV) 基于保护性原子动作（Guarded Atomic Actions）的形式化硬件描述语言，实现从高层语义到可综合数字电路的构造式正确。 模块化微架构与原型验证：系统覆盖模块化时序电路、多周期与流水线处理器、缓存层级与硬…

0 篇编号讲义 · 0 篇内容 · 5 个已标注 tags
DOMAIN
计算机架构
STATUS
draft
COURSE ID
6.5910
RELATIONS
暂无结构化数据

LECTURE NOTES · 0

来自目录与 frontmatter
#TITLESTATUSTAGSUPDATED

课程资料与说明

来自课程 index.md

6.5910 复杂数字系统设计

TL;DR

  • 高级硬件设计方法学：采用 Bluespec SystemVerilog (BSV) 基于保护性原子动作（Guarded Atomic Actions）的形式化硬件描述语言，实现从高层语义到可综合数字电路的构造式正确。
  • 模块化微架构与原型验证：系统覆盖模块化时序电路、多周期与流水线处理器、缓存层级与硬件加速器设计，并在大型 FPGA 平台上完成多百万门原型验证。
  • 工业级软硬件协同实践：结合商业 EDA 与开源综合工具链，通过音视频流水线、FFT 信号处理加速器与多核系统综合项目构建端到端数字系统工程能力。

课程概述与定位

6.5910（原 6.375）复杂数字系统设计（Complex Digital Systems Design）是对大规模数字系统设计和实现的进阶介绍，使用硬件描述语言和高级综合工具，并结合标准的商业电子设计自动化（EDA）工具。

课程强调模块化和稳健设计、可重用模块、通过构建确保正确性（Correctness by Construction）、架构探索、满足面积和时序约束，以及开发功能性现场可编程门阵列（FPGA）原型。在每周实验中广泛使用计算机辅助设计（CAD）工具，为在多百万门 FPGA 上进行的多人设计项目做准备。

6.5910 是一个以项目为导向的高阶硬件设计课程，旨在教授一种系统化方法：使用 Bluespec SystemVerilog (BSV) 结合开源和商业 EDA 工具来设计数百万门芯片。课程的前半部分介绍 BSV 这门基于保护性原子动作的硬件描述语言，使用复杂度逐步增加的实例。在实验中，学生将学习设计信号处理加速器和简单的流水线处理器，首先仅在仿真中进行，然后在 FPGA 平台上实现。同时，还将强调开发正确的测试设计基础设施。这些实验将为学生接下来的课程项目做好准备。

在课程的后半部分，学生将在课程工作人员和导师的监督下，分小组进行大型硬件设计项目。过去的项目包括乱序处理器、缓存一致性内存系统、先进的 DRAM 访问调度器、支持 1Gbps 线路速率的垃圾邮件过滤器以及 802.11a 协议的物理层处理。

  • 授课教师：Arvind
  • 先行条件：6.1910 / 6.004 计算结构（Computation Structures）

课程主题大纲

实验系列（Labs）

期末大作业精选（Final Projects）

参考文献与学习资料